HBM成为AI芯片的“必争之地”带来了哪些影响？

在上周我们浅析了存储市场价格回升背后的原因，本期则主要探讨HBM高带宽存储器成为AI芯片的“必争之地”带来的影响。

加大工艺设备的投入力度  

在芯片制造的进程中，芯片的制备亟需晶圆，晶圆是芯片的载体，除了建造厂房和购置机器之外，还需要开发精细繁复的制造工艺流程。用平板大小的硅片来制造芯片，晶圆加工厂囊括了整个加工系统过程，是制造芯片的关键。巨型设备在每个晶圆上进行芯片设计，随后进行材料层的沉积与刻蚀，以此制造晶体管，并将其相互连接。不仅如此，制造芯片还需要经过测试和封装才算完成。相较于同容量、同制程的DDR5，HBM高带宽存储芯片晶圆的尺寸大了35%~45%，但良率要低20%~30%。不仅如此，HBM制造工艺比DDR5多出1.5-2个月，从投片到产出、封装完成需要耗费两个季度以上的时间，可见生产加工的周期之久。因此，三大存储巨头也加大了后端制造工艺的供应端投入，来提高产量。

台积电CoWos的先进封装产能告急

伴随HBM3/3E的堆叠层数的增加，对封装技术也提出了更高的要求，CoWoS（Chipon Waferon Substrate）封装技术可以满足这一需求。它是芯片顶尖制造商台积电开发的2.5D/3D封装技术，可以拆分成来解释，CoW指的是芯片堆叠，WoS则是将堆叠的芯片封装在基板上，主要应用领域在人工智能、高性能计算等。随着ChatGPT大火等生成式AI的高热，对AI芯片的需求强劲，英伟达的H100、A100和AMDMI300，使用台积电的CoWoS先进封装技术，造成CoWoS产能供不应求。

存储巨头的技术迭代

作为存储领域三大巨头——三星、海力士和美光是HBM3e技术的引领者，HBM3e的高热需求推动三大存储巨头的技术迭代。其中，美光利用1β（1-beta）技术、先进的硅通孔（TSV）技术和优化的封装设计，推出了其HBM3产品。这些技术的结合使得美光的HBM3产品在性能、功耗和散热方面都展现出卓越的表现。1β技术可以提升存储器的能效比，降低功耗；而先进的硅通孔（TSV）技术能提高封装密度，降低信号传输延迟，从而提高产品的性能。此外，优化的封装设计也有助于提高产品的散热性能，保证其长期稳定运行。

三星采用先进的热压非导电薄膜技术，使得HBM3e 12层和HBM3 8层堆叠产品的高度保持一致，以满足当前HBM封装的要求。不仅保持了产品高度的一致性，还提高了产品的垂直密度。具体来说，HBM3e产品的垂直密度比上一代的产品提高了20%以上。此外，三星的热压非导电薄膜技术还可以通过允许在芯片之间使用不同尺寸的凸块（bump）来改善HBM的热性能，从而提高产品的整体性能。

简而言之，HBM高带宽存储的爆火需求，对于整个行业来说既是机遇也是挑战。随着人工智能、大数据、云计算等技术的不断发展，HBM高带宽存储的需求也在不断增加。对于存储厂商来说，这是一个巨大的市场机遇。然而，这也意味着厂商需要不断提升技术水平，以满足市场需求。同时，激烈的市场竞争也给厂商带来了挑战。因此，存储厂商需要不断创新，提高产品质量和性能，以获得更多的市场份额。